

# NS2158 I<sup>2</sup>C 控制单节 4A 快速充电器，支持高输入电压和可调节电压 2A USB On-the-Go 升压模式

## 1 特性

- 高效率 4A (QFN Only)，1.2MHz 开关模式降压充电
  - 2A 充电电流下的效率高达 90%
  - 高电压输入 (9V/12V) 低功耗 PFM 模式，适合轻负载操作
- USB On-the-Go (OTG)，可调输出电压范围 5.03V 至 5.44V
  - 升压转换器，输出电流高达 2A
  - 5V/1A 输出时的升压效率为 90%
  - 针对轻负载效率支持 PFM 模式
- 单个输入，支持 USB 输入和可调高压适配器
  - 支持 4.2V 至 14V 输入电压范围
  - 输入电流限制 (100mA 至 3.0A)，支持 USB2.0、USB3.0 标准和高压适配器
  - 通过输入电压限制 (最高 11.4V) 实现最大功率跟踪，适用于各类适配器
- 芯片输出与电池终端间的电阻补偿 (IRCOMP)
- 支持 1.8V I<sup>2</sup>C 接口，可配置实现最优系统性能
- 高集成度，包括所有 MOSFET、电流检测和环路补偿
- 20V 绝对最大 VBUS 输入电压
- 高精度
  - +0.5% 充电恒压电压调节
  - +3% 恒流充电电流调节
  - +5% 输入电流限制调节
- 用于低功耗的自动高阻抗模式
- 强健的保护
  - 反向漏电保护防止电池漏电
  - 热调节和热保护
  - 输入/输出过压保护
  - 针对充电和 OTG 的故障状态输出
- 自动充电
- 带复位控制功能的安全定时器
- 2.325mm\*2.445mm 20 引脚晶圆级芯片 (WCSP) 封装和 4mm\*4mm\*0.75mm QFN20 封装

## 2 应用

- 智能手机
- 手持式数码设备

## 3 典型应用图




图 1 NS2158 典型应用电路



## 4 说明

NS2158 是一款针对广泛便携式应用中所用单节锂离子和锂聚合物电池的紧凑、灵活、高效、支持 USB 开关模式充电管理的芯片。可通过 I<sup>2</sup>C 接口对充电参数和 OTG 输出电压进行编程。芯片将同步 PWM 控制器、功率 MOSFET、输入电流感应、高准确度电流和电压调节以及充电终止功能集成到小型 WCSP 和 QFN 封装中。

NS2158 分四个阶段对电池进行充电：激活、涓流、恒定电流和恒定电压。输入电流被自动限制在主机设定的值上。根据电池电压和用户可选最小电流水平，充电被终止。带有复位控制的安全定时器为 I<sup>2</sup>C 接口提供安全备份。正常运行期间，如果电池电压低于内部阈值，芯片自动重新启动充电周期并当输入电压被移除后，自动进入睡眠模式或者高阻抗模式。充电状态可通过 I<sup>2</sup>C 接口报告给主机。在充电过程中，芯片监控它的结温 (T<sub>J</sub>) 并且一旦 T<sub>J</sub> 增加到大于 120°C (寄存器可配) 时，减少充电电流。为了支持 USB OTG 器件，通过 Boost 电池电压，NS2158 能够提供 5.15V (寄存器可配) VBUS 电压。

NS2158 采用 20 引脚 WCSP 封装和 20 引脚 QFN 封装。

## 5 NS2158 芯片功能

PART NUMBER	NS2158
VOVP (V)	14
D4 Pin Definition	OTG
I <sub>CHARGE(MAX)</sub> in HOST mode with R <sub>(SNS)</sub> = 33 mΩ (A)	4
Output regulation voltage at POR (V)	4.2
Boost Function	Yes
Input Current Limit in Default Mode	500mA
Battery Detection at Power Up	No
I <sup>2</sup> C Address	6AH
PN1 (bit4 of 03H)	1
PN0 (bit3 of 03H)	0
32S Watch Dog Timer	Enabled

## 6 引脚分布图




图 2 NS2158 引脚分布俯视图和器件标识图



## 7 NS2158 引脚定义及功能

引脚序号		名称	描述
WCSP	QFN		
A1,A2	17,18	VBUS	充电输入端和 USB-OTG 输出端，接 4.7uF，25V 的旁路电容到 PGND
A3	19	VBST	高边功率 NMOS 管自举电源，接 33nF 的陶瓷电容到 SW
A4	20	SCL	I <sup>2</sup> C 接口时钟输入
B1,B2,B3	15,16	PMID	防反灌 MOS 管和高边管的连接点，接 4.7uF，25V 的电容到 PGND
B4	2	SDA	I <sup>2</sup> C 接口数据输入
C1,C2,C3	13,14	SW	开关端，接 1uH 电感
C4	3	STAT	充电状态指示的 Open_Drain 输出
D1,D2	11,12	PGND	功率地
D3	5	GND	地
D4	4	OTG	OTG 使能控制引脚
E1	9	CSIN	充电电流采样输入引脚
E2	8	CD	充电关闭引脚，CD=0 时充电使能，CD=1 时充电关闭
E3	7	VREG	内部 Bias 电源输出引脚，接 1uF 电容到 PGND
E4	6	VBAT	电池电压正输入端
	1,10	NC	No Connect



## 8 绝对最大范围

	参数	范围	单位
电源电压	VBUS to PGND	-0.3~20	V
输出引脚电压	PMID, SW, VBST, STAT to PGND	-0.3~20	V
	VREG to PGND	7	V
输入引脚电压	CSIN, VBAT, SDA, SCL, OTG, CD to PGND	-0.3~7	V
CSIN 与 VBAT 之间电压	$V_{CSIN}-V_{VBAT}$	-7~7	V
VBST 与 SW 之间电压	$V_{VBST}-V_{SW}$	-0.3~7	V
VBUS 与 PMID 之间电压	$V_{VBUS}-V_{PMID}$	-7~0.7	V
PMID 与 SW 之间电压	$V_{PMID}-V_{SW}$	-0.7~20	V
环境温度	$T_A$	-40~85	°C
结温	$T_J$	-40~150	°C
ESD	HBM	2000	V
Latch-up JEDEC STANDARD NO.78B DECEMBER 2008		+IT:+400 -IT:-400	mA



## 9 主要电气性能

测试条件:  $T_A=25^{\circ}\text{C}$  (除非特别说明)

参数	条件	最小	典型	最大	单位	
<b>INPUT CURRENTS</b>						
$I_{V_{BUS}}$	VBUS Current	$V_{BUS}>V_{(INMIN)}$ , $V_{BUS}>V_{BAT}$ , PWM Enabled, converter not switching (Battery OVP Condition)		0.25		mA
		$V_{BUS}=9V, 12V$ , converter switching		1.21		mA
		$V_{BUS}=5V$ , converter switching		30		mA
		$V_{BUS}=5V$ , CD=1 or HZ_MODE=1		20		uA
$I_{lgk}$	Leakage current from battery to VBUS pin	$V_{BAT}=4.2V$ , $V_{BUS}=0V$ , leakage between VBAT and VBUS			10	uA
<b>VOLTAGE REGULATION</b>						
$V_{(OREG)}$	Output regulation voltage programmable range	programmable	3.9		4.44	V
	Voltage regulation accuracy	$T_A=25^{\circ}\text{C}$	-0.5%		0.5%	
			-1%		1%	
<b>CURRENT REGULATION</b>						
$I_{O(CHARGE)}$	Output charge current programmable range	$V_{TRICKLE}<V_{BAT}<V_{OREG}$ , $R_{SNS}=68m\Omega$	550		2050	mA
		$V_{TRICKLE}<V_{BAT}<V_{OREG}$ , $R_{SNS}=33m\Omega$ (Exceed 3A QFN Only)	1133		4224	mA
	Charge Current Accuracy Across $R_{SNS}$		-3%		3%	
<b>CHARGE TERMINATION DETECTION</b>						
$I_{(TERM)}$	Termination charge current programmable range	$V_{BAT}>V_{OREG}-V_{RCH}$ , $R_{SNS}=68m\Omega$ , Programmable	50		400	mA
	Termination Current Accuracy	$R_{SNS}=68m\Omega$ , $I_{(TERM)}>200mA$	-10%		10%	
<b>INPUT CURRENT LIMITING</b>						
$I_{(IN\_LIMIT)}$	Input current limiting threshold	$I_{INLIM}=100mA$	70	85	100	mA
		$I_{INLIM}=500mA$	425	440	500	
		$I_{INLIM}=900mA$	790	830	900	
		Adapter 1.5A, $I_{INLIM}=1.5A$	1300	1400	1500	



<b>BATTERY CHARGER</b>						
$V_{(SHORT)}$	Battery short voltage	$V_{BAT}$ falling		2.3		V
$V_{(SHORT\_HYST)}$	Battery short voltage hysteresis	$V_{BAT}$ rising		100		mV
$I_{(SHORT)}$	Battery short current	$V_{BAT}<2.4V$		55		mA
$V_{(TRICKLE)}$	Battery trickle charge voltage	$V_{BAT}$ falling		2.65		V
$V_{(TRICKLE\_HYS\_T)}$	Battery trickle charge voltage hysteresis	$V_{BAT}$ rising		150		mV
$I_{(TRICKLE)}$	Battery trickle current	$V_{BAT}<2.8V, R_{SNS}=68m\Omega$		250		mA
$V_{(RECHG)}$	Recharge threshold voltage below $V_{(OREG)}$	$V_{BAT}$ falling,REG08[3]=0		120		mV
		$V_{BAT}$ falling,REG08[3]=1		240		mV
$T_{(RECHG)}$	Recharge deglitch time	VBAT decreasing below threshold		150		ms
<b>VBUS BASED DYNAMIC POWER MANAGEMENT</b>						
$V_{VBUS\_DPM}$	VBUS Voltage DPM threshold programmable	programmable		4.2		11.4 V
	VBUS DPM threshold accuracy			-3%		3%
<b>VREF BIAS REGULATOR</b>						
$V_{(REG)}$	Internal bias regulator voltage	$V(VBUS)=9V, I_{(REG)}=50mA$		5.6	5.8	6 V
	VREG output short current limit			300		mA
<b>PWM</b>						
	Voltage from VBST PIN to SW PIN	During charge or Boost operation				6.2 V
	Internal top reverse blocking MOSFET on-resistance	$I_{IN(LIMIT)}=500mA$ , Measured from VBUS to PMID, WCSP Package		35		mΩ
	Internal top N-channel Switching MOSFET on-resistance	Measured from PMID to SW, $V_{VBST}-V_{SW}=5V$ , WCSP PACKAGE		50		mΩ
	Internal bottom N-channel Switching MOSFET on-resistance	Measured from SW to PGND, WCSP PACKAGE		40		mΩ
$f_{(OSC)}$	Oscillator frequency			1.2		MHz
	Frequency accuracy			-5		5 %



$D_{(MAX)}$	Maximum duty cycle			95		%
$D_{(MIN)}$	Minimum duty cycle			0		%
	Synchronous mode to non-synchronous mode transition current threshold	Low-side MOSFET cycle-by-cycle current sensing		100		mA
<b>CHARGE MODE PROTECTION</b>						
$V_{VBUS\_OVP}$	VBUS Over-Voltage Shutdown	VBUS Rising	13.8	14	14.2	V
	Hysteresis	VBUS Falling		0.35		V
$V_{BAT\_OVP}$	Battery over-voltage threshold	$V_{BAT}$ rising, as percentage of $V_{(OREG)}$		113		%
	Hysteresis	$V_{BAT}$ falling, as percentage of $V_{(OREG)}$		6		%
$V_{VBUS\_UVLO}$	VBUS under voltage lockout	VBUS Rising		3.55		V
	Hysteresis	VBUS Falling		0.15		V
$T_{VBUS\_UVLO}$	VBUS UVLO deglitch time	VBUS Rising		2		ms
$V_{VBUS\_MIN}$	Minimum VBUS During Charge	VBUS Falling		3.75		V
	Hysteresis	VBUS Rising		0.12		V
$T_{VBUS\_MIN}$	Minimum VBUS During Charge	VBUS Falling		2		ms
$V_{SLP}$	Sleep-mode entry threshold, $V_{BUS}-V_{BAT}$	VBUS Falling		50		mV
$V_{SLP\_EXIT}$	Sleep-mode exit hysteresis	VBUS Rising		200		mV
$T_{SLP}$	Entry Sleep-mode deglitch time	VBUS Falling		1.2		ms
$I_{LIMIT}$	Cycle-by-cycle current limit for charge	Charge mode operation		6.65		A
<b>Boost mode operation</b>						
$V_{BOOST}$	Boost output voltage at VBUS	$3V < V_{BAT} < 4.5V$ , programmable	5.03		5.44	V
	Boost output voltage accuracy	Including line and load regulation	-3		3	%

$I_{BAT\_BOOST}$	Boost mode quiescent current	PFM mode, $V_{BAT}=3.8V$ , $I_{OUT}=0A$		3		mA
$I_{(OTG)\_MAX}$	Maxim Boost mode output current				2	A
$V_{(OTG\_OVP)}$	Boost mode over-voltage threshold	Rising threshold		6		V
	Hysteresis	VBUS falling from above $V_{(OTG\_OVP)}$		0.1		V
$V_{BAT\_MIN}$	Minimum battery voltage for boost	$V_{BAT}$ Falling		2.6		V
	Hysteresis	$V_{BAT}$ rising from below $V_{BAT\_MIN}$		0.15		V
$V_{BAT\_MAX}$	Maximum battery voltage for boost	$V_{BAT}$ rising edge during boost		4.8		V
	Hysteresis	$V_{BAT}$ falling from above $V_{BAT\_MAX}$		0.2		V
$I_{BLIMIT}$	Cycle by cycle current limit for boost			4.4		A
<b>Logic Levels: CD, OTG</b>						
$V_{IH}$	High-Level Input Voltage		1.2			V
$V_{IL}$	Low-Level Input Voltage				0.4	V
$I_{IN}$	Input Bias Current				1.0	uA
<b>STAT OUTPUTS</b>						
VOL(STAT)	Low-level output saturation voltage, STAT pin	$I_O=10mA$ , sink current			0.55	V
	High-level leakage current for STAT	Voltage on STAT pin is 5V			1	uA
<b>I<sup>2</sup>C BUS LOGIC LEVELS AND TIMMING CHARACTERISTICS</b>						
$V_{IH\_I^2C}$	High-Level Input Voltage	$V_{(pull-up)}=1.8V$ , SDA and SCL	1.2			V
$V_{IL\_I^2C}$	Low-Level Input Voltage	$V_{(pull-up)}=1.8V$ , SDA and SCL			0.4	V
$I_{IN\_I^2C}$	Input Bias Current	$V_{(pull-up)}=1.8V$ , SDA and SCL			1.0	uA
$f_{(SCL)}$	SCL clock frequency				400	KHz
<b>THERMAL PROTECTION</b>						
$T_{SHUTDOWN}$	Thermal trip			155		°C
	Thermal hysteresis			10		°C
$T_{CF}$	Thermal regulation threshold	Charge current begins to reduce		120		°C

## 10 典型特性曲线

测试条件：典型应用电路， $T_A=25^{\circ}\text{C}$ ， $f_{(\text{OSC})}=1.2\text{MHz}$ ， $R_{\text{SNS}}=33\text{m}\Omega$ ，WCSP Package（除非特别说明）




图 3  $V_{\text{BUS}}=5\text{V}$ ,  $V_{\text{BAT}}=3.8\text{V}$ ,  $I_{\text{O(CHAARGE)}}=2.16\text{A}$ , PWM 充电波形




图 4  $V_{\text{BUS}}=12\text{V}$ ,  $V_{\text{BAT}}=3.8\text{V}$ ,  $I_{\text{O(CHAARGE)}}=2.16\text{A}$ , PWM 充电波形




图 5  $V_{\text{BUS}}=5\text{V}$ ,  $V_{\text{BAT}}=3.8\text{V}$ ,  $I_{\text{O(CHAARGE)}}=2.16\text{A}$ , No input current limit, Charge Current Ramp Up




图 6  $V_{\text{BUS}}=0-5\text{V}$ ,  $I_{\text{(IN\_LIMIT)}}=0.9\text{A}$ ,  $V_{\text{BAT}}=3.8\text{V}$ , Adapter Insertion




图 7  $V_{\text{BUS}}=5\text{V}$  限流  $500\text{mA}$ ,  $V_{\text{BAT}}=3.8\text{V}$ ,  $I_{\text{O(CHAARGE)}}=$  设置为  $2.164\text{A}$ ,  $V_{\text{IN\_DPM}}=4.52\text{V}$ ,  $V_{\text{IN\_DPM}}$  响应




图 8 Charger Efficiency vs.  $I_{\text{BAT}}$  (WCSP Package)




图 9 Charger Efficiency vs. I<sub>OUT</sub>




图 10 charger Efficiency vs. V<sub>BAT</sub>,  
I<sub>(IN\_LIMIT)</sub>=0.5A




图 11 OTG 模式, VBAT=4V, ILOAD=50mA,  
PFM 模式




图 12 OTG 模式, VBAT=4V, ILOAD=1A,  
PWM 模式




图 13 OTG 模式, Startup, 3.6V VBAT,  
44ohm load, additional 10uF X5R across VBUS




图 14 OTG 模式, Load Regulation, ILOAD 0-1A-0,  
VBAT=4V, tf, tr<100ns




图 15 OTG 模式, OTG Efficiency vs.  $I_{OUT}$

## 11 功能结构框图




图 16 NS2158 功能结构框图

## 12 芯片描述

NS2158 是一款适用于锂离子电池和锂聚合物电池的高集成度 4A 开关模式电池充电管理芯片。该芯片支持高输入电压快速充电，其低阻抗电源路径对开关模式运行效率进行了优化，缩短了电池充电时间。结合升压调节器通过电池给 USB 外设供电，具有充电和系统设置的 I<sup>2</sup>C 串行接口使得此芯片成为一款真正的灵活解决方案。

NS2158 提供三种工作模式：充电模式（Charge mode），升压模式（Boost mode），高阻态模式（HZ\_MODE）。在充电模式下，芯片提供精密的单节锂离子或者锂聚合物充电系统。在升压模式下，芯片升高电池电压至 VBUS，为附加的 OTG 设备供电。在高阻态模式下，芯片禁止充电和升压，且处于由 VBUS 或者 VBAT 提供的极低电流模式下，当便携式设备处于待机状态时，有效的降低了功率损耗。

NS2158 充电流程包括：激活、涓流、恒流和恒压四个阶段。通过主机可以设置恒压电压值、输入电流限制值、恒流充电电流值、终止充电电流值和输入 VIN\_DPM 钳位电压值等。带有复位控制的安全定时器为 I<sup>2</sup>C 接口做安全性补充。在正常工作期间，当电池电压下降至内部阈值以下，芯片自动重新启动充电。若输入电源移除，则芯片自动进入睡眠模式（SLEEP\_MODE）或高阻模式（HZ\_MODE）。通过 I<sup>2</sup>C 接口，芯片可以将充电状态报告给主机。在充电期间，芯片监控其内部节点温度 TJ，一旦 TJ 温度上升至 120℃（寄存器可配），减小充电电流。为了支持 OTG 设备的使用，NS2158 能够为 VBUS 提供 5.15V 的电压输出，符合 USB On-the-Go(OTG)运行规范。

NS2158 采用 2.325mm\*2.445mm 20 引脚晶圆级芯片 (WCSP) 封装和 4mm\*4mm\*0.75mm QFN20 封装。

### 输入电压保护

#### 输入过压保护

NS2158 内置输入过压保护电路，当输入电压（VBUS-GND）出现高压时保护芯片免受损坏。当 VBUS 电压超过 14V 时，芯片关闭 PWM 转换器，设置错误状态 bits，并且由 STAT 引脚发出错误脉冲。当 VBUS 下降至输入过压退出电压阈值时，错误状态清除，恢复充电流程。

#### 睡眠模式

如果 VBUS 电压低于睡眠模式进入阈值（即  $VIN\_MIN \leq VBUS \leq VBAT + VS_{SLP}$ ），则芯片则进入低功率睡眠模式。此功能可以防止 VBUS 电压过低时，电池电流反流入 VBUS。在睡眠模式下，反向阻断开关管 Q1 和 PWM 转换器关闭。当 VBUS 电压升高至 SLEEP\_MODE 退出门限  $VBAT + VS_{SLP\_EXIT}$ ，且高于  $VIN\_MIN$ ，芯片恢复充电流程。

#### 基于 DPM 的输入电压

充电期间，如果输入电源功率无法提供已编程或者默认的充电电流时，VBUS 电压将会下降，当 VBUS 下降至  $VIN\_DPM$  值（默认 4.52V，寄存器可设）时，减小充电电流防止输入电压进一步下降。当芯片进入 DPM 模式，充电电流会低于设定值，使得芯片兼容且最大限度发挥具有不同功率能力的适配器。

### 电池保护

#### 输出过压保护

NS2158 内置电池过压保护电路，当电池电压太高或电池突然断开产生尖峰电压时，可以保护设备和其

他元器件避免损伤。当检测到电池过压条件时，芯片关闭 PWM 转换器，设置错误状态 bits，并从 STAT 引脚发出错误脉冲。当 VBAT 下降至电池过压退出阈值时，清除错误并恢复充电流程。

### 电池短路保护

在正常的充电流程中，如果电池电压低于短路阈值电压 VSHORT，芯片的充电电流为 ISHORT（典型值 55mA），直至 VBAT 上升到激活模式退出门限以上。

### Watchdog 定时器

在正常充电流程中，NS2158 受 32S watchdog 定时器控制，主机能通过 I<sup>2</sup>C 接口复位 32S watchdog 定时器。在 32S 定时器复位之后，“TMR\_RST” bit 自动设置为“0”。如果 32S 定时器计时满，充电参数将会设置为默认值，芯片将以默认充电参数充电，且设置错误状态 bits。

### 上电启动时输入电流限制

芯片内置输入电流检测电路和控制环路，输入限流默认设置为 500mA，可通过寄存器 01H 中可编程控制 bits 设置输入电流限制值。

### 充电流程

当正常适配器插入且电池正常时，NS2158 进入充电模式。在充电模式下，NS2158 通过五个控制环路分别调节：输入电压，输入电流，充电电流，恒压充电电压及芯片结温。在充电程序期间，五个环路使能但其中的某个环路起主要作用。

图 17 显示传统的 CC/CV 充电曲线，此充电曲线中输入限流环路不起作用。

图 18 显示在恒流模式下，输入电流限制环路显性时的典型充电曲线。对于 NS2158，VIN\_DPM 环路阈值、输入电流限制、恒流电流、终止电流、充电恒压电压和温度环路启动结温都能通过 I<sup>2</sup>C 接口的寄存器设置。




图 17 NS2158 Without Input Current Limit 充电流程图




图 18 NS2158 Input Current Limit 充电流程图

## 充电模式中 PWM 控制器

NS2158 内置 1.2MHz 同步电流模式 PWM 控制器来调节输出电压和电池充电电流，驱动器工作在 0%~95% 占空比之间。

NS2158 在高压侧有两个连续共 Drain 端的 N 沟道 MOSFET 管和一个低压侧的 N 沟道 MOSFET 管。如果  $V_{BUS} < V_{BAT}$ ，输入 N-FET (Q1) 可以阻止电池反向放电，用一个电荷泵电路驱动 Q1 的栅极。高压侧第二个 N-FET (Q2) 是一个开关型控制开关，Q2 的栅极电压由一个外接自举电容构成的自举电路驱动。

逐周期电流限制是通过 Q2 和 Q3 管检测的。Q2 的峰值电流阈值设定为 6.65A。低压侧 FET (Q3) 的低电流限制值决定 PWM 控制工作在同步模式还是非同步模式，Q3 管电流阈值设定为 100mA，且在电流反向之前，关闭低压侧 N-FET (Q3)，此操作可以阻止电池反向放电。当低压侧 FET (Q3) 的电流  $\geq 100\text{mA}$ ，会自动切换至同步模式以最小化功率损耗。

## 电池充电程序

在预充（涓流模式）之前，当电池电压  $V_{BAT}$  低于  $V_{(SHORT)}$  阈值时，NS2158 进入线性充电管理模式，芯片以短路电流  $I_{(SHORT)}$  充电。当电池电压高于  $V_{(SHORT)}$ ，但低于  $V_{(TRICKLE)}$  时，IC 以  $I_{(TRICKLE)}$  电流充电，且此电流可以通过 I<sup>2</sup>C 接口选择。当电池电压高于  $V_{(TRICKLE)}$ ，但低于  $V_{(OREG)}$ ，充电电流上升至快速充电电流  $I_{(OCHARGE)}$ ，或者与输入限制电流  $I_{(IN\_LIMIT)}$  一致的充电电流。在瞬态响应期间，芯片会控制快速充电电流的转换斜率，以最小化调节电流和电压的过冲量。通过主机可以设定输入限制电流  $I_{(IN\_LIMIT)}$  和快速充电电流  $I_{(OCHARGE)}$ 。一旦电池电压达到调节器电压  $V_{(OREG)}$ ，充电电流开始减小（如图 17）。电压调节器反馈通过监控电池组 ( $V_{BAT} \sim PGND$ ) 电压实现。在主机模式下，调节器电压  $V_{(OREG)}$  (3.9V~4.44V) 可通过 I<sup>2</sup>C 接口设置。在空载模式下，调节器电压固定为 4.2V。

在主机控制的正常充电程序中，如果终止电流使能，一旦电池电压高于复充阈值 ( $V_{(OREG)} - V_{(RECHG)}$  之差) 长达 32ms deglitch-time 之后，检测到终止充电电流值  $I_{(TERM)}$ ，NS2158 关闭 PWM 充电，电池充电完

成。主机可以设置控制寄存器中充电终止 bit 为 0 (TE bit =0) 来禁止终止充电电流功能。细节可以参考 I<sup>2</sup>C 的寄存器列表。

当下列条件其中一个被检测到，那么开始一个新的充电周期：

- 电池电压  $V_{BAT} < V_{(OREG)} - V_{(RECHG)}$ ;
- VBUS 上电复位 (POR)，如果电池电压  $V_{BAT} < V_{(OREG)}$ ;
- $\overline{CE}$  bit 切换或者主机控制 RESET bit 复位。

## 温度环路和过热保护功能

为了防止在充电流程中芯片过热，NS2158 监控芯片结温 (TJ)，一旦 TJ 温度达到热管理阈值 TCF (典型值 120°C，寄存器可调)，充电电流开始下降。当  $TJ \geq TCF + 15^\circ C$ ，充电电流降至 0A。在任何情况下，如果 TJ 高于 TSHUTDOWN 阈值，则 NS2158 关闭 PWM 控制器。当 Tj 下降至 TSHUTDOWN 退出阈值以下时 (TSHUTDOWN - 10°C)，充电恢复。

## 充电状态输出 STAT PIN

STAT PIN 用来表明 NS2158 运行条件。当控制寄存器 (00H) 中 EN\_STAT bit 设置为“1”时，在正常充电期间 STAT 会下拉至“0”。在其他条件下，STAT Pin 相当于一个高阻抗 (开漏极) 输出。在错误状态时，STAT PIN 会发出一个 128us 脉冲。在不同操作条件下 STAT PIN 的状态概括如表 1。STAT Pin 可以用来驱动一个 LED 灯或者和主机处理器通讯。

CHARGE STAT	STAT
充电流程 & EN_STAT=1	Low
其他正常条件	Open-drain
充电模式错误：睡眠模式、VBUS_OVP、VBAT_OVP、VBUS_MIN、 VBUS_UVLO、OTP	128us Pulse Then Open-drain
Boost 模式错误：过载、VBAT_OVP、电池电压过低、OTP	128us Pulse Then Open-drain

表 1. STAT 引脚功能

## 充电模式中控制 bits

### $\overline{CE}$ bit

控制寄存器中的  $\overline{CE}$  bit 被用来使能或禁止充电流程。 $\overline{CE}$  bit 为低电平 (0) 时，则充电使能，为高电平 (1) 时，则充电禁止。

### RESET bit

控制寄存器中的 RESET bit 用来复位所有充电参数。RESET bit 为“1”时，将所有充电参数复位成默认值。一旦充电参数复位后，RESET bit 会自动清零。这样设计是为了在充电开始之前充电参数复位。不推荐在充电或者升压程序过程中设置 RESET bit。

### OPA\_MODE bit

OPA\_MODE 是工作模式控制 bit。当 OPA\_MODE=0 且 HZ\_MODE=0，NS2158 工作在充电模式。当

OPA\_MODE=1 且 HZ\_MODE=0，芯片工作在 Boost mode。OPA\_MODE bit 工作模式控制如表 2。

OPA_MODE	HZ_MODE	OPERATION MODE
0	0	Charge (no fault)
1	0	Boost (no fault)
X	1	High impedance

表 2. OPA\_MODE 工作模式控制

## 充电模式中控制 PIN

### CD Pin

CD Pin 用来禁止充电流程。当 CD Pin 为低电平（0）时，充电使能。CD Pin 为高电平（1）时，充电禁止。

### BOOST 模式操作

当 OTG PIN 和 OPA\_MODE Bit 如表 3 所示，NS2158 使能 Boost 模式。在正常的 Boost 模式，NS2158 转换 VBAT 电压至 VBUS（典型值 5.15V）。当 OTG\_PIN\_EN="1"，且 OTG\_PIN\_PL bit 与 OTG 管脚的状态一致，则表示 OTG PIN ACTIVE。

OTG_PIN_EN	OTG Pin	HZ_MODE	OPA_MODE	BOOST
1	ACTIVE	X	X	Enabled
X	X	0	1	Enabled
X	/ACITVE	X	0	Disabled
0	X	1	X	Disabled
1	/ACITVE	1	1	Disabled
0	ACTIVE	0	0	Disabled

表 3. BOOST 使能

### BOOST PWM Control

同充电模式类似，芯片通过电流模式调节器 Boost VBAT 电压至 VBUS 端。电流模式调制保证 Boost 实现卓越的瞬态响应。

在 Boost mode 中，当 VBUS Pin 过载时，输入 MOSFET 管（Q1）阻止电池放电。逐周期电流限制检测是通过内置检测 MOSFET 管（Q3）完成。Q3 管逐周期电流限制阈值设置为 4.4A 峰值电流（理论值）。

### BOOST 模式上电启动

NS2158 内置软启动控制电路防止 Boost 启动时的电感电流饱和，且限制浪涌尖峰电流。

### BOOST 模式轻载时 PFM 模式

在 Boost mode 处于轻载条件时，NS2158 工作在 PFM 模式以减小功率损耗和提高转换效率。独有的预设电路用于 PWM 和 PFM 之间平滑的切换。

## BOOST 模式安全定时器

NS2158 的 Boost 操作开始时，32S watchdog 定时器开始计时，一旦 32s 定时器计时满，NS2158 关闭 Boost 转换器，在状态寄存器中设置错误状态 bits。错误条件可以通过 POR 或者主机控制清除。

## 输出过压保护 (VBUS)

NS2158 内置输出过压保护电路，当 VBUS 电压过高时，可以保护设备和其他元器件免受损坏。当输出过压被检测到后，芯片关闭 PWM 转换器，设置错误状态 bits，STAT Pin 发送一个 128us 错误脉冲。

## 输出过载保护

NS2158 内置过载保护电路，当 VBUS 过载时，可以保护设备和电池免受损坏。一旦检测到过载条件，反向阻断 MOS 管工作在线性模式，以限制输出电流。NS2158 关闭 PWM 转换器，设置错误状态 bits，并且 STAT Pin 发出错误脉冲。

## 电池过压保护

在 Boost 期间，当电池电压高于电池过压阈值 VBAT\_MAX 或低于最小电池电压阈值 VBAT\_MIN 时，NS2158 关闭 PWM 转换器，并且 STAT Pin 发出错误脉冲。

## BOOST 模式中 STAT Pin

在正常的 Boost 模式中，STAT Pin 作为一个开漏极 (Open-Drain) 高阻抗输出。在错误条件中，发出一个 128us 脉冲告知主机。

## I<sup>2</sup>C 时序

Parameter			MIN	TYP	MAX	UNIT
No.	Sym	Name				
1	f <sub>SCL</sub>	SCL 时钟频率			400	KHz
2	t <sub>LOW</sub>	SCL 低电平持续时间	0.6			μs
3	t <sub>HIGH</sub>	SCL 高电平持续时间	1.3			μs
4	t <sub>RISE</sub>	SCL 和 SDA 上升时间			0.3	μs
5	t <sub>FALL</sub>	SCL 和 SDA 下降时间			0.3	μs
6	t <sub>SU:STA</sub>	SCL 到 START 状态的建立时间	0.6			μs
7	t <sub>HD:STA</sub>	START 状态到 SCL 的保持时间	0.6			μs
8	t <sub>SU:STO</sub>	SCL 到 STOP 状态的建立时间	0.6			μs
9	t <sub>BUF</sub>	STOP 状态到 START 状态的总线空闲时间	1.3			μs
10	t <sub>SU:DAT</sub>	SDA 到 SCL 的建立时间	0.1			μs
11	t <sub>HD:DAT</sub>	SCL 到 SDA 的保持时间	10			ns




图 19 SCL 与 SDA 在数据传输过程中的时序关系




图 20 START 状态与 STOP 状态的时序关系

## I<sup>2</sup>C 接口协议

I<sup>2</sup>C 使用两条串行线路：串行数据线（SDA）与串行时钟线（SCL）来实现特定系统内各个设备之间的数据通讯和传输。每个设备使用唯一的 7 位地址来识别，同一设备既能发送数据也能接收数据。此外，通讯过程中所涉设备有主（Host）、从（Slave）之分；通讯过程中只有主设备能启动和终止数据的传输，并产生相应的时钟信号，而在传输过程中能使用地址访问的设备均可作为从设备。

NS2158 的串行接口兼容标准 I<sup>2</sup>C-Bus 规格，最高接口速率 400KHz。SCL 线为输入端；SDA 线为双向漏极开路输出，激活时，只能下拉该总线。在读取数据过程中和发送 ACK 信号时，SDA 线只能拉低。

## I<sup>2</sup>C 接口地址

NS2158 器件从地址如表 4

器件	7	6	5	4	3	2	1	0
NS2158	1	1	0	1	0	1	0	R/ $\overline{W}$

表 4. NS2158 器件从地址

## 总线时序

在数据传输过程中，当时钟线 SCL 维持高电平时，数据线 SDA 必须保持不变；仅当时钟线 SCL 维持低电平时，数据线 SDA 才能发生改变。如图 21 所示，在 SCL 下降沿或下降沿后，数据快速改变，提供足够时间，确保在下一个 SCL 上升沿到来前建立好数据。




图 21 I<sup>2</sup>C 数据传输规则

所有的数据传输过程都需要通过主设备发出 START 状态来启动，发出 STOP 状态来结束。一次传输始于 START 条件，该条件定义为 SCL 高电平时 SDA 从“1”到“0”的切换，如图 22 所示。




图 22 I<sup>2</sup>C 起始条件

一次传输结束于 STOP 条件，该条件定义为 SCL 高电平时 SDA 从 0 到 1 的切换。如图 23 所示。




图 23 I<sup>2</sup>C 结束条件

如果主设备打算继续进行数据传输，也可以直接发出一个 Repeated START 状态，则总线仍处于数据传输过程。如图 24 所示。




图 24 I<sup>2</sup>C 重复起始

### 数据的读和写

图 25 和图 26 分别显示了数据读取和写入的序列。所有地址和数据均为 MSB（最高有效位）优先。




图 25 I<sup>2</sup>C 写操作




图 26 I<sup>2</sup>C 读操作

## 寄存器列表

Status and Control Register, Memory location 00h, default: X1XX 0XXX

Bit	Symbol	Type	Description
7	TMR_RST/OTG_PIN_STATUS	R/W	Write: TMR_RST function, write "1" to reset the safety timer (auto clear)
			Read: OTG PIN status, 0-OTG PIN at low level. 1- OTG PIN at high level.
6	EN_STAT	R/W	0-Disable STAT PIN
			1-Enable STAT PIN
5:4	STAT	R	00-Ready
			01-Charge in progress
			10-Charge done
			11-Fault
3	BOOST	R	0-IC is not in Boost Mode
			1-IC is in Boost Mode
2:0	FAULT	R	Fault status bits
			000:Charge mode normal or boost mode normal
			001-Charge mode VBUS OVP, Boost mode VBUS OVP
			010-Charge sleep mode, Boost over load
			011-Charge VBUS UVLO, Boost VBAT MIN
			100- Charge VBAT OVP, Boost VBAT MAX
			101- Charge thermal shutdown, Boost thermal shutdown
			110- timer fault
111-NA			

Control Register, memory location: 01h, Default: 01XX 0000

Bit	Symbol	Type	Description
7:6	IINLIM	R/W	Charge input current limit
			00: 100mA
			01: 500mA
			10: 900mA
			11: No limit
5:4	--	R/W	Reserved
3	TE	R/W	0-Disable charge current termination
			1-Enable charge current termination
2	$\overline{CE}$	R/W	0-Charger enabled
			1-Charger disabled
1	HZ_MODE	R/W	0-Not high impedance mode
			1-High impedance mode
0	OPA_MODE	R/W	0-Charger mode
			1-Boost mode

Control and battery voltage register, memory location: 02h, Default: 1000 1110

Bit	Symbol	Type	Description
7:2	VOREG	R/W	Charge battery regulation voltage, default=100011 VOREG=4.2V
			000000~010111, VOREG=3.9V
			011000~011111, VOREG=4.1V
			100000~100111, VOREG=4.2V default 100011
			101000~101011, VOREG=4.35V
			101100~101101, VOREG=4.4V
			101110~111111, VOREG=4.44V
1	OTG_PIN_PL	R/W	0-OTG pin active LOW
			1-OTG pin active HIGH
0	OTG_PIN_EN	R/W	0-Disables OTG PIN
			1-Enables OTG PIN

IC information register, memory location: 03h, Default: 1111 0001

Bit	Symbol	Type	Description
7:5	VENDOR	R	110- NSIWAY
4:3	PN	R	Part number bits, 10-NS2158
2:0	REVISION	R	IC Revision, 001-Revision 1.0

Battery Termination and Fast Charge Current register, memory location: 04h, Default: 0000 0001

Bit	Symbol	Type	Description
7	Reset	R/W	1-Resets charge parameters
			0-no effect, Read always get 0
6:3	IOCHARGE	R/W	Charge battery current
			0000-550mA@RSNS=68mΩ 693mA@56mΩ 1133mA@33mΩ
			0001-650mA@RSNS=68mΩ 819mA@56mΩ 1339mA@33mΩ
			0010-750mA@RSNS=68mΩ 944mA@56mΩ 1545mA@33mΩ
			0011-850mA@RSNS=68mΩ 1070mA@56mΩ 1752mA@33mΩ
			0100-950mA@RSNS=68mΩ 1196mA@56mΩ 1958mA@33mΩ
			0101-1050mA@RSNS=68mΩ 1322mA@56mΩ 2164mA@33mΩ
			0110-1150mA@RSNS=68mΩ 1448mA@56mΩ 2370mA@33mΩ
			0111-1250mA@RSNS=68mΩ 1574mA@56mΩ 2576mA@33mΩ
			1000-1350mA@RSNS=68mΩ 1700mA@56mΩ 2782mA@33mΩ
			1001-1450mA@RSNS=68mΩ 1826mA@56mΩ 2988mA@33mΩ
			1010-1550mA@RSNS=68mΩ 1952mA@56mΩ 3194mA@33mΩ
			1011-1650mA@RSNS=68mΩ 2078mA@56mΩ 3400mA@33mΩ
			1100-1750mA@RSNS=68mΩ 2204mA@56mΩ 3606mA@33mΩ
			1101-1850mA@RSNS=68mΩ 2330mA@56mΩ 3812mA@33mΩ
1110-1950mA@RSNS=68mΩ 2456mA@56mΩ 4018mA@33mΩ			

			1111-2050mA@RSNS=68mΩ	2581mA@56mΩ	4224mA@33mΩ
2:0	ITERM	R/W	Charge termination current		
			000-50mA @RSNS=68mΩ	63mA@56mΩ	103mA@33mΩ
			001-100mA @RSNS=68mΩ	126mA@56mΩ	206mA@33mΩ
			010-150mA @RSNS=68mΩ	189mA@56mΩ	309mA@33mΩ
			011-200mA @RSNS=68mΩ	252mA@56mΩ	412mA@33mΩ
			100-250mA @RSNS=68mΩ	315mA@56mΩ	515mA@33mΩ
			101-300mA @RSNS=68mΩ	378mA@56mΩ	618mA@33mΩ
			110-350mA @RSNS=68mΩ	441mA@56mΩ	721mA@33mΩ
			111-400mA @RSNS=68mΩ	504mA@56mΩ	824mA@33mΩ

VBUS\_DPM and Enable Pin Status Register, memory location: 05h, Default: XXXX X100

Bit	Symbol	Type	Description
7:6			Reserved
5	--	R/W	Reserved
4	DPM_STATUS	R	0-DPM mode is not active
			1-DPM mode is active
3	CD_STATUS	R	0-CD PIN at LOW level
			1- CD PIN at HIGH level
2:0	VBUS_DPM	R/W	000-VBUS DPM threshold voltage=4.2V
			001-VBUS DPM threshold voltage=4.28V
			010-VBUS DPM threshold voltage=4.36V
			011-VBUS DPM threshold voltage=4.44V
			100-VBUS DPM threshold voltage=4.52V
			101-VBUS DPM threshold voltage=4.6V
			110-VBUS DPM threshold voltage=4.68V
			111-VBUS DPM threshold voltage=4.76V

Battery resistance compensation register, memory location: 07h, Default: XXXX 0000

Bit	Symbol	Type	Description
7:4			Reserved
3:0	BAT_COMP	R/W	Battery compensation resistance setting 0000:0mΩ
			One Step is 24.3mΩ@RSNS=68mΩ, 20mΩ@RSNS=56mΩ, 11.8mΩ@33mΩ Default:0000

High input current limit and Recharge voltage register, memory location: 08h, Default: XX01 0111

Bit	Symbol	Type	Description
7:6			Reserved



5:4	ITRICKLE_CHG	R/W	Trickle Charge current
			00-125mA@RSNS=68mΩ
			01-250mA@RSNS=68mΩ
			10-375mA@RSNS=68mΩ
			11-500mA@RSNS=68mΩ
3	VRECHG	R/W	Battery Recharge threshold(below battery regulation voltage)
			0-120mV
			1-240mV
2:0	HIGH_INPUT_CURRENTLIMIT	R/W	High input current limit
			000:1.2A
			001:1.5A
			010:2.0A
			011:2.25A
			100:2.5A
			101:2.75A
			110:3.0A
			111: no current limit

High voltage VBUS DPM register, memory location: 09h, Default: XX00 0000

Bit	Symbol	Type	Description
7:6			Reserved
5	HIDPM_EN	R/W	High voltage VBUS_DPM Enable
			1-Enable high voltage VBUS_DPM
			0-Disable high voltage VBUS_DPM
4:0	HI_VBUS_DPM	R/W	High voltage VBUS_DPM threshold voltage 00000-5.2V, 11111-11.4V One step is 0.2V Default:00000

OTG OUTPUT VOLTAGE register, memory location: 0Ah, Default: XXX1 1101

Bit	Symbol	Type	Description
7:2			Reserved
1:0	OTG_OUTPUT_VOLTAGE	R/W	OTG OUTPUT VOLTAGE
			00-5.03V
			01-5.15V
			10-5.27V
			11-5.44V

## 13 应用信息

### 典型应用电路




图 27 NS2158 典型应用电路

### 外围器件选择

NS2158 采用 1.2MHz 的开关频率，减小外部电感、电容尺寸，节省 PCB 空间。

#### 电感选择

- $V_{BUS}=12V$
- $V_{BAT}=4.4V$
- $I_{O(CHARGE)}=4A$
- 电感电流纹波=  $I_{O(CHARGE)} * 50\%$

电感的选择主要取决于电感电流纹波的大小，在给定的电感电流纹波下确定电感值：

$$L = \frac{V_{BAT} * (V_{BUS} - V_{BAT})}{V_{BUS} * f_{OSC} * \Delta I_L}$$

对于电感电流最大的情况发生于 VBAT 接近于 VBUS 的一半时。则在  $V_{BUS}=12V$ ， $V_{BAT}=4.35V$ ， $I_{O(CHARGE)}=4A$  时：

$$L = \frac{4.35 * (12 - 4.35)}{12 * 1.2 * 10^6 * 4 * 0.5} = 1.15 \mu H$$

在  $V_{BUS}=9V$ ，12V 的高压适配器输入情况下，建议选用标称 1uH 的电感，然后计算纹波和峰值电流大小。

$$\Delta I_L = \frac{4.35 * (12 - 4.35)}{12 * 1.2 * 10^6 * 1} \approx 2.31A$$

则电感最大峰值电流：

$$I_{LPK} = I_{OUT} + \frac{\Delta I_L}{2} = 5.155A$$

在支持 VBUS=9V, 12V 的高压适配器输入且最大电流达到 4A 的情况下, 建议选择饱和及温升电流大于 5.155A 的 1.0 uH 电感。

- $V_{BUS}=5V$
- $V_{BAT}=2.8V$
- $I_{O(CHARGE)}=3A$
- 电感电流纹波 =  $I_{O(CHARGE)} * 40\%$

如果只支持 5V 普通适配器, 由于电流路径上的电阻产生压降, NS2158 支持的充电电流最大为 3A, 则在 VBUS=5V, VBAT=2.8V (NS2158 在 VBAT>2.8V 时进入 PWM 模式) 时, 电感电流纹波最大。

$$L = \frac{V_{BAT} * (V_{BUS} - V_{BAT})}{V_{BUS} * f_{OSC} * \Delta I_L} = \frac{2.8 * (5 - 2.8)}{5 * 1.2 * 10^6 * 3 * 0.4} = 0.86\mu H$$

当 NS2158 只应用在 VBUS=5V 适配器的情况下, 建议选用标称 1.0uH 的电感, 计算得到的纹波和峰值电流大小为:

$$\Delta I_L = \frac{2.8 * (5 - 2.8)}{5 * 1.2 * 10^6 * 1} \approx 1.025A$$

则电感最大峰值电流:

$$I_{LPK} = I_{OUT} + \frac{\Delta I_L}{2} = 3.5125A$$

在只支持 5V 普通适配器且最大充电电流为 3A 的情况下, 建议选择饱和及温升电流大于 3.5125A 的 1.0 uH 电感。

## 输出电容选择

VBAT 端需要到地的输出去偶电容  $C_O$ , 同时 VBAT 端电容与电感组成 LC 滤波器, 可滤除输出电流中的高频部分, 减小电池电流 IBAT 的波动。

利用  $f_o = 40KHz$  谐振频率确定输出电容  $C_O$ :

$$C_O = \frac{1}{4\pi^2 * f_o^2 * L} = 15.8\mu F$$

选择两个 0603, X5R, 6.3V, 10uF 陶瓷电容, 并联使用。

## VBUS 端输入电容选择

NS2158 的 VBUS 端推荐使用一个 4.7uF 的陶瓷电容, 这个电容除了去偶外, 还可以减小输入电压的过冲。在热插拔适配器或者充电电流突然下降时, 由于输入电源的寄生电感影响, 输入 VBUS 电压会产生瞬时过冲。推荐使用耐压为 25V 的 X7R 或 X5R 的 4.7uF 的陶瓷电容, 且尽可能靠近芯片。

同时, PMID 端也需要一个耐压为 25V 的 X7R 或 X5R 的 4.7uF 的陶瓷电容, 尽可能靠近芯片。

## RSNS 电阻的选择

RSNS 的选取主要取决于其阻值和额定功率。例如选择 33mΩ 电阻, 将恒流电流设置为 4.018A, 则电阻上的功率为 0.533W, 则必须选择额定功率大于 0.533W 的电阻,

推荐选择功率 3/4W, 精度 1% 的贴片功率电阻。

## Layout 布局建议

对于 PCB layout, 下列意见非常重要, 值得关注

- 1) 为了获得最佳性能, VBUS-PGND 之间连接的输入电容应该尽可能的靠近 PIN 引脚位置。

- 2) 输出电感尽量靠近芯片引脚和输出电容放置，以达到最小化电流环路区域（SW-LC-PGND）的目的。为了防止高频振荡问题，合理布局以最小化高频电流环路路径。如图 28。
- 3) RSNS 电阻的引脚应直接引到芯片对应引脚上，检测电阻需要毗邻电感和输出电容之间的节点。连接检测电阻到芯片的布线，需要彼此靠近以最小化环路区域。或者布线在两层，两根走线在彼此上下方（禁止走线通过大电流路径）。
- 4) 所有去耦电容邻近各自芯片引脚放置，并且靠近 PGND(元器件放置位置不能打断功率电流走线)。所有控制的小信号走线要远离大电流路径。
- 5) PCB 预留一个单独的大地层，直接通过过孔点连接所有元器件回路（功率电容使用 2 个过孔连接，芯片 PGND 使用 2 个过孔连接，小信号元器件使用 1 个过孔连接）。地线推荐使用单点连接方式（功率地和小信号地），以保证电路区块电流独立，减小噪声耦合和地弹噪声问题。使用一个单独的信号地层可以很好的解决此问题，一个小环路布局和一个信号地层就会减小地弹噪声问题。并且将元器件隔离以最小化耦合信号。
- 6) 大电流充电路径走线宽度（VBUS-PMID-SW PINs）必须适当的增大，以防止较大电流流过时产生压降。PGND Pins 应该连接至地线层，以通过内置低压侧 MOSFET 返回电流。
- 7) 尽可能将 PMID 端输入 4.7uF 电容靠近 PMID PIN 和 PGND PIN 之间放置，以最小化高频电流环路面积。同样将 4.7uF 电容尽可能的靠近 VBUS PIN 和 PGND PIN 之间放置。如图 28 所示：




图 28 高频电流环路路径

### Layout 举例




图 29 RSNS 电阻 PCB Layout 举例




图 30 输入电容位置和 PCB layout 举例



### 14 封装信息




图 31 NS2158 WCSP 封装信息




图 32 NS2158 QFN 封装信息